


Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 11.07.2024

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben

Dieser Umdruck besteht einschließlich dieses Deckblatts aus 6 Seiten.

Aufgabe 1 Multiplikation und Multiplikation mit Konstanten

Betrachtet werde die Multiplikation von 6 Bit breiten vorzeichenlosen Operanden.

Frage 1

a) Wie breit ist das Produkt zweier solcher Operanden, wenn es stets exakt dargestellt werden soll?

b) Welchen Wert hat das größtmögliche Produkt?

Frage 2

a) Multiplizieren Sie die beiden Binärzahlen 101001 (in dezimal 41) und 010111 (in dezimal 23) schriftlich "von Hand". Schreiben Sie dafür die sechs Teilprodukte stellenrichtig untereinander und addieren Sie diese.

b) Überprüfen Sie Ihr Ergebnis anhand einer Kontrollrechnung im Dezimalsystem.

Frage 3

a) Wie viele UND-Gatter, Volladdierer und Flipflops benötigt man, um ein entsprechendes 6-schrittiges Multiplizierwerk zu realisieren, das die Multiplikation in 6 Takten ausführt?

b) Wie viele UND-Gatter und Volladdierer benötigt man, um ein entsprechendes einschrittiges Parallel-Multiplizierwerk zu bauen, das die Multiplikation rein kombinatorisch realisiert?

c) Wie lange benötigt dieses einschrittige Parallel-Multiplizierwerk, wenn es die Teilprodukte nach dem "Carry Save"-Verfahren addiert? Geben Sie die Zeit in Vielfachen einer Gatterlaufzeit τ an. Gehen Sie dabei wie üblich davon aus, dass ein Volladdierer 2τ benötigt.

Nun sollen Multiplizierwerke betrachtet werden, die einen variablen Operanden *a* mit einer gegebenen Konstanten *c* multiplizieren. Als Beispiel dafür werde ein Multiplizierwerk *MULT_23* betrachtet, das einen Operanden *a* mit der Konstante $010111_2 = 23_{10}$ multipliziert.

Frage 4

a) Wie viele von Null verschiedene Teilprodukte müssen bei der Multiplikation mit 23 stellenrichtig aufaddiert werden?

b) Geben Sie einen vollständigen Schaltplan für das Multiplizierwerk nach dem "Carry Save"-Verfahren an. Verwenden Sie dafür ausschließlich Volladdierer.

c) Wie lange benötigt dieses einschrittige Parallel-Multiplizierwerk? Geben Sie die Zeit wieder in Vielfachen einer Gatterlaufzeit τ an.

Ganz offensichtlich hängt der Aufwand für ein Multiplizierwerk mit einem konstanten Multiplikator ganz wesentlich von der Anzahl der Einsen im Multiplikator ab. Aus diesem Grund betrachtet man alternative Zahlendarstellungen, die die Anzahl der Einsen im Multiplikator reduzieren. Eine dieser Zahlendarstellungen ist die "Canonical Signed Digit"-Darstellung (kurz CSD-Code). Im CSD-Code kommt zu den beiden Binärziffern **0** und **1** eine dritte Ziffer **–1** dazu, die man als eine 1 mit Überstrich notiert.

Beispiel: $0\ 1\ 0\ 0\ \overline{1}\ 0 = \mathbf{0} \cdot 2^5 + \mathbf{1} \cdot 2^4 + \mathbf{0} \cdot 2^3 + \mathbf{0} \cdot 2^2 + \mathbf{-1} \cdot 2^1 + \mathbf{0} \cdot 2^5 = 14$

Um eine vorzeichenlose Binärzahl in den CSD-Code zu wandeln, ersetzt man nacheinander von rechts nach links Sequenzen von aufeinanderfolgenden Einsen wie folgt:

Aus **0 1 1** wird **1 0 $\overline{\mathbf{1}}$**, aus **0 1 1 1** wird **1 0 0 $\overline{\mathbf{1}}$**, aus **0 1 1 1 1** wird **1 0 0 0 $\overline{\mathbf{1}}$** usw.

1a) 12 Bit $2n = 2 \cdot 6 = 12$

$n = 6$

b) 3969

2a) $101001 \cdot 010111 =$

```
  000000
   101001
    000000
     101001
      101001
       101001
 1     1 0 1 0 0 1
-------------------
 0 1 1 1 0 1 0 1 1 1 1
```

übertragen		
0	0	0
1	0	1
2	1	0
3	1	1

1 1 = 2 binär = 10 dezimal 1 übertragen

b)

3a) $6 + 6 = 12 + 12 = 24$

b)

c)

Beim Ersetzen einer Bitgruppe nach diesen Regeln kann es passieren, dass links von der Gruppe eine neue Eins-Eins-Sequenz entsteht oder dass eine bestehende Sequenz aus Einsen um eine Eins verlängert wird.

Beispiel: $010110111 = 01011100\overline{1} = 0110\overline{1}00\overline{1} = 10\overline{1}00\overline{1}00\overline{1}$

Frage 5 Geben Sie die Zahlen von 0 bis 9 als vierstellige Binärzahlen im CSD-Code an.

Frage 6 Welche der Bitfolgen 00, 01, $0\overline{1}$, 10, 11, $1\overline{1}$, $\overline{1}0$, $\overline{1}1$, $\overline{1}\overline{1}$ können in einer Binärzahl im CSD-Code prinzipiell nicht auftreten?

Abschließend soll das Multiplizierwerk *MULT_23* dadurch verbessert werden, dass der konstante Multiplikator 23 in seiner CSD-Dargestellung $10\overline{1}00\overline{1}$ verwendet wird.

Frage 7

a) Wie viele von Null verschiedene Teilprodukte müssen nun addiert bzw. subtrahiert werden?

b) Geben Sie eine vollständige Schaltung für das Multiplizierwerk nach dem "Carry Save"-Verfahren an. Verwenden Sie dafür ausschließlich Vollsubtrahierer.

c) Wie lange benötigt dieses einschrittige Parallel-Multiplizierwerk nun? Geben Sie die Zeit wieder in Vielfachen einer Gatterlaufzeit τ an.

Frage 8 Geben Sie eine alternative Schaltung für das Multiplizierwerk nach dem "Carry Save"-Verfahren an, das statt Vollsubtrahierern ausschließlich Volladdierer verwendet. Versuchen Sie dabei, mit möglichst wenigen Volladdierern auszukommen.

Aufgabe 2 Fließkommaarithmetik

Betrachtet werde eine einfache Codierung für vorzeichenlose Fließkommazahlen $a \cdot 2^e$ mit normierter Mantisse a und vorzeichenbehaftetem Exponenten e, die $m = 7$ Bit für die Fraction $f = a - 1$ und $k = 3$ Bit für den Exponenten mit Bias $e + B$ verwendet. Für den Bias B gelte wie üblich $B = 2^{k-1} - 1$, hier also $B = 2^{3-1} - 1 = 3$.




Bild 1 Einfaches Format für vorzeichenlose Fließkommazahlen

Beispiel: Die Zahl 3,5 wird codiert als 100 1100000

Frage 1
a) Welches ist die größte darstellbare Zahl?
b) Welches ist die kleinste darstellbare Zahl?

Frage 2 Welche Dezimalzahlen werden durch die folgenden Codierungen dargestellt? Geben Sie die Zahlen jeweils exakt als gekürzten Bruch an.

a) 011 0000000
b) 110 1110101
c) 001 0011111

Führen Sie die nachfolgenden Operationen binär durch, d.h. rechnen Sie mit den binären Mantissen und Exponenten. Runden und normieren Sie die Mantissen gegebenenfalls nach den Operationen und stellen Sie das Ergebnis wieder in der beschriebenen Codierung mit 3 + 7 Bit dar.

Hinweis: Beachten Sie, dass es sich bei den Operanden der folgenden Operationen um die Zahlen aus Frage 2 handelt.

Frage 3
a) 011 0000000 + 110 1110101
b) 011 0000000 – 001 0011111
c) 110 1110101 * 001 0011111

Frage 4
a) Bei welcher oder welchen der drei Operationen aus Frage 3 kann man das Phänomen "Absorption" beobachten? Begründen Sie Ihre Antwort.
b) Bei welcher oder welchen der drei Operationen aus Frage 3 kann man das Phänomen "Auslöschung" beobachten? Begründen Sie Ihre Antwort.

Abschließend werde eine Schaltung *FCOMP* betrachtet, die zwei Zahlen a und b im beschriebenen Fließkommaformat miteinander vergleicht. Die Schaltung besitze die Eingänge a_9 bis a_0 für den ersten Operanden a und die Eingänge b_9 bis b_0 für den zweiten Operanden b. Die drei linken Bits a_9 bis a_7 bzw. b_9 bis b_7 sollen jeweils den Exponenten mit Bias enthalten, die restlichen Bits jeweils die Fraction. Die Schaltung stelle einen Ausgang *GE* (für "greater or equal") zur Verfügung, der genau dann den Wert ’1’ annimmt, wenn a ≥ b ist.

Frage 5 Geben Sie eine möglichst einfache Schaltung für *FCOMP* an.

Aufgabe 3 Sequenzielles Netzwerk

Bild 1 und **Bild 2** zeigen Schnittstelle und Implementierung eines sequenzielles Netzwerks *SN* mit einem Eingang *X* und mit einem Ausgang *Y*.




Bild 1 Sequenzielles Netzwerk *SN*: Schnittstelle




Bild 2 Sequenzielles Netzwerk *SN*: Implementierung

Frage 1 Mit welchem Automatenmodell (Mealy, Moore, Medwedew) wird das sequenzielle Netzwerk *SN* am treffendsten beschrieben? Begründen Sie Ihre Antwort.

Frage 2

a) Entnehmen Sie dem Schaltplan in **Bild 2** die schaltalgebraischen Funktionen

$D_1 = D_1(X, Q_1, Q_0)$ und

$D_2 = D_2(X, Q_1, Q_0)$.

b) Stellen Sie diese beiden Funktionen in jeweils einem Karnaugh-Diagramm dar.


c) Sind die schaltalgebraischen Funktionen für D_1 und D_2 bereits minimal? Begründen Sie Ihre Antwort.

1) Medwedew weil Ausgang direkt mit FF's verbunden ist

2a) $D_1 = \bar{x} Q_0 + x Q_1 \bar{Q}_0$

$D_2 = x Q_1 \bar{Q}_0$

b)



c) Ja es lässt sich keine größere Schlaufen bilden

3)

x^n	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0
0	0	0	1	0	1	0
0	0	1	0	0	0	0
0	0	1	1	0	1	0
0	1	0	0	0	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	0
0	1	1	1	0	1	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	1	1	1
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	1	1	1
1	1	1	1	0	0	1

$D_2: x Q_1 \bar{Q}_0 = Q_2$


$D_1: \bar{x} Q_0 + x Q_1 \bar{Q}_0 = Q_1$

$x = Q_0$

100	100
110	110
101	101
111	011

4a) 100, 110, 101, 011 die kommen nicht vor in der Tabelle

b)



Einfach schauen was 000 in tabelle ist mit x=1 und x=0

c)

Frage 3 Beschreiben Sie das Folgeschaltverhalten des sequenziellen Netzwerks in Form einer erweiterten Zustandsübergangstabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit X^n, Q_2^n, Q_1^n und Q_0^n und die Spalten auf der rechten Seite der Tabelle mit Q_2^{n+1}, Q_1^{n+1} und Q_0^{n+1}.

Frage 4

a) Welche der acht prinzipiell möglichen Zustandskombinationen können im Betrieb offensichtlich nicht auftreten? Begründen Sie Ihre Antwort.

b) Zeichnen Sie ein geeignetes Zustands-Übergangsdiagramm für das sequenzielle Netzwerk *SN*.

1 c) Beschreiben Sie die Funktion, die das sequenzielle Netzwerk offensichtlich realisiert.

Abschließend soll das sequenzielle Netzwerk *SN* mit JK-Flipflops statt mit D-Flipflops realisiert werden.

2 **Frage 5** Geben Sie die Eingangsfunktionen J_i und K_i (i = 0, 1, 2) für die drei JK-Flipflops an. Ein Schaltplan ist nicht verlangt.

Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 03.02.2025

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben (Ausnahme: Lösungsblatt)

Dieser Umdruck besteht einschließlich dieses Deckblatts und eines Lösungsblatts aus 8 Seiten.

Aufgabe 1 Einschrittige Multiplizierwerke für vorzeichenbehaftete Zahlen

Betrachtet werde ein einschrittiges (d. h. rein kombinatorisches) Multiplizierwerk *MS* (Multiply Signed, **Bild 1**), das zwei vorzeichenbehaftete, 2 Bit breite Operanden

$$a = -a_1 \cdot 2 + a_0 \quad \text{und} \quad b = -b_1 \cdot 2 + b_0$$

miteinander multipliziert. Für das 4 Bit breite Produkt p gilt entsprechend

$$p = -p_3 \cdot 2^3 + p_2 \cdot 2^2 + p_1 \cdot 2^1 + p_0.$$




Bild 1 Multiplizierwerk *MS*

Frage 1

a) Geben Sie alle Werte an, die die vorzeichenbehafteten Operanden a und b annehmen können. Geben Sie jeden Wert in dezimaler und in binärer Schreibweise an.

b) Geben Sie alle möglichen Produkte an, die *MS* erzeugen kann. Geben Sie die Produkte wieder in dezimaler und in binärer Schreibweise an.


Frage 2 Erklären Sie mit Hilfe Ihrer Antwort zu Frage 1b, warum 3 Bit für das Produkt p nicht ausreichen.

Die nachfolgende Wahrheitstafel beschreibt das Verhalten von *MS*.

Zeile	a_1	a_0	b_1	b_0	p_3	p_2	p_1	p_0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	1	1	0	0	0	0
4	0	1	0	0	0	0	0	0
5	0	1	0	1	0	0	0	1
6	0	1	1	0	1	1	1	0
7	0	1	1	1	1	1	1	1
8	1	0	0	0	0	0	0	0
9	1	0	0	1	1	1	1	0
10	1	0	1	0	0	1	0	0
11	1	0	1	1	0	0	1	0
12	1	1	0	0	0	0	0	0
13	1	1	0	1	1	1	1	1
14	1	1	1	0	0	0	1	0
15	1	1	1	1	0	0	0	1

Frage 3 Erklären Sie kurz den Inhalt der Zeilen 10 und 15 der Wahrheitstafel.

Frage 4 a) Geben Sie jeweils einen minimalen schaltalgebraischen Ausdruck für die Ausgänge p_3, p_2 und p_1 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0 an. Verwenden Sie dafür drei Karnaugh-Diagramme, die wie nachstehend angegeben beschriftet sind.



b) Geben Sie einen minimalen schaltalgebraischen Ausdruck für den Ausgang p_0 nach Möglichkeit ohne Karnaugh-Diagramm direkt aus der Wahrheitstafel an.

c) Warum hängt p_0 nur von a_0 und b_0 ab?

Frage 5 a) Wie viele UND-Gatter und ODER-Gatter mit jeweils wie vielen Eingängen benötigt man insgesamt, wenn man die vier minimalen schaltalgebraischen Ausdrücke nach Frage 4 direkt als kombinatorische Netzwerke realisiert?

b) Geben Sie die Länge des kritischen Pfades durch die Schaltung nach Frage 4 in Vielfachen einer Gatterlaufzeit τ an. Dabei dürfen Inverter (NICHT-Gatter) wie üblich ignoriert werden.

Nun soll das Multiplizierwerk *MS* in **Bild 1** auf eine alternative Weise realisiert werden, und zwar mit der im nachfolgenden **Bild 2** skizzierten Schaltung. Die Schaltung besteht aus vier UND-Gattern, einem Halbsubtrahierer *HS* und zwei Vollsubtrahierern *VS*.




Bild 2 Alternative Implementierung für *MS*

Frage 6

a) Geben Sie einen schaltalgebraischen Ausdruck für den Differenzausgang d eines Vollsubtrahieres mit den Eingängen x, y und c_{in} an. Gehen Sie dabei wie üblich davon aus, dass die Werte an den Eingängen y und c_{in} vom Wert am Eingang x subtrahiert werden.

b) Formen Sie den schaltalgebraischen Ausgang für d so um, dass er nur noch Exklusiv-Oder-Verknüpfungen enthält.

c) Geben Sie einen schaltalgebraischen Ausdruck für den Übertragsausgang c_{out} eines Vollsubtrahierers mit den Eingängen x, y und c_{in} an.

d) Geben Sie einen schaltalgebraischen Ausdruck für den Differenzausgang d eines Halbsubtrahierers mit den Eingängen x und y an.

e) Geben Sie einen schaltalgebraischen Ausdruck für den Übertragsausgang c_{out} eines Halbsubtrahierers mit den Eingängen x und y an.

Frage 7

Welche Länge hat der kritische Pfad der Schaltung in **Bild 2** in Vielfachen einer Gatterlaufzeit τ? Gehen Sie dabei davon aus, dass der Halbsubtrahierer und die beiden Vollsubtrahierer so realisiert sind, dass sie die kürzest möglichen Verzögerungszeiten aufweisen.

Frage 8

a) Welche beiden Regeln muss man bei der vorzeichenbehafteten Multiplikation im Vergleich zur vorzeichenlosen Multiplikation beachten?

b) Erklären Sie, wie die Schaltung in **Bild 2** die beiden Regeln umsetzt.

Frage 9

Geben Sie für den Fall $a_{10} = -2$ und $b_{10} = 1$ (also für den Fall der Multiplikation (–2) * 1) den Wert aller in **Bild 2** eingezeichneten Signale an, d.h. den Wert der Signale $a_1, a_0, b_1, b_0, a_1b_1, a_0b_1, a_1b_0, a_0b_0, c_4, c_3, c_2, p_3, p_2, p_1, p_0$).

Frage 10

a) Entnehmen Sie **Bild 2** einen schaltalgebraischen Ausdruck für p_1 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0.

b) Zeigen Sie mit Hilfe schaltalgebraischer Umformungen, dass die schaltalgebraischen Ausdrücke für p_1 nach Frage 4a und nach Frage 10a äquivalent sind.

Frage 11

a) Entnehmen Sie **Bild 2** einen schaltalgebraischen Ausdruck für p_2 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0. Der Ausdruck soll Exklusiv-Oder-Verknüpfungen enthalten und nicht vereinfacht werden.

b) Zeigen Sie mit Hilfe von Karnaugh-Diagrammen, dass die schaltalgebraischen Ausdrücke für p_2 nach Frage 4a und nach Frage 11a äquivalent sind.

Hinweis: Zeichnen Sie je ein Karnaugh-Diagramm für alle mit Exklusiv-Oder verknüpften Terme. Kombinieren Sie die einzelnen Karnaugh-Diagramme dann in ein Karnaugh-Diagramm, indem Sie jeweils die Exklusiv-Oder-Verknüpfung pro Feld ausführen.

Zur Reduzierung des schaltungstechnischen Aufwands soll das Multiplizierwerk *MS* in **Bild 1** nun auf eine dritte Art realisiert werden, und zwar mit dem in der Vorlesung vorgestellten Verfahren zur einschrittigen Multiplikation vorzeichenbehafteter Zahlen.

Frage 12

a) Wenden Sie das Verfahren für das vorliegende Multiplizierwerk für 2 Bit breite Operanden an.

b) Geben Sie eine entsprechende Schaltung an.

Aufgabe 2 Fließkommaarithmetik

Betrachtet werde eine einfache Codierung für vorzeichenlose Fließkommazahlen $a \cdot 2^e$ mit normierter Mantisse a und vorzeichenbehaftetem Exponenten e, die $m = 6$ Bit für die Fraction $f = a - 1$ und $k = 4$ Bit für den Exponenten mit Bias $e + B$ verwendet. Für den Bias B gelte wie üblich $B = 2^{k-1} - 1$, hier also $B = 2^{4-1} - 1 = 7$.




Bild 3 Einfaches Format für vorzeichenlose Fließkommazahlen

Beispiel: Die Dezimalzahl 3,5 wird codiert als 1000 110000

Frage 1
a) Welches ist die größte darstellbare Dezimalzahl?
b) Welches ist die kleinste darstellbare Dezimalzahl?

Frage 2 Welche Dezimalzahlen werden durch die folgenden Codierungen dargestellt? Geben Sie die Zahlen jeweils exakt als gekürzten Bruch an.

a) 0111 100000
b) 1001 111010

Führen Sie die nachfolgenden Operationen binär durch, d.h. rechnen Sie mit den binären Mantissen und Exponenten. Runden und normieren Sie die Mantissen gegebenenfalls nach den Operationen und stellen Sie das Ergebnis wieder in der beschriebenen Codierung mit 4 + 6 Bit dar.

Hinweis: Beachten Sie, dass es sich bei den Operanden der folgenden Operationen um die Zahlen aus Frage 2 handelt.

Frage 3
a) 0111 100000 + 1001 111010
b) 0111 100000 * 1001 111010

Aufgabe 3 Mikroprozessoren

Frage 1 Nennen Sie drei Beispiele für kommerzielle *Instruction Set Architectures*.

Frage 2 Warum folgte der Umstieg von 32-Bit-Prozessoren auf 64-Bit-Prozessoren hauptsächlich?

Frage 3 Warum verfügen RISC-Prozessoren typischerweise über eine größere Anzahl an Registern als CISC-Prozessoren? Nennen Sie so viele Gründe wie möglich!

Frage 4 Was versteht man unter "Little Endian"?

Frage 5 Was versteht man unter dem Begriff "Adressierungsart" oder "Adressierungsverfahren"?

Aufgabe 4 Sequenzielle Netzwerke

Betrachtet werde das sequenzielle Netzwerk in **Bild 1**.




Bild 1 Sequenzielles Netzwerk

Frage 1 Handelt es sich beim sequenziellen Netzwerk in **Bild 1** um die schaltungstechnische Realisierung eines Mealy-Automaten oder um die eines Moore-Automaten? Begründen Sie Ihre Antwort.

Frage 2 Vervollständigen Sie das Signal-Zeit-Diagramm auf dem Lösungsblatt im Anhang zu dieser Aufgabe. Gehen Sie dabei idealisierend davon aus, dass Gatter keine Verzögerungszeit aufweisen ($\tau = 0$) und dass der Q-Ausgang eines Flipflops unmittelbar in Folge der positiven Taktflanke schaltet.

Frage 3 Wozu dient das sequenzielle Netzwerk offensichtlich?

Frage 4 a) Entnehmen Sie dem Schaltplan in **Bild 1** die Eingangsfunktionen

$D_0 = D_0(X, Q_0, Q_1, Q_2)$,

$D_1 = D_1(X, Q_0, Q_1, Q_2)$ und

$D_2 = D_2(X, Q_0, Q_1, Q_2)$

der drei D-Flipflops Q_0, Q_1 und Q_2.

Hinweis: Die Eingangsfunktionen sind im vorliegenden Fall sehr einfach.

b) Entnehmen Sie dem Schaltplan in **Bild 1** die Ausgangsfunktion $Y = Y(X, Q_0, Q_1, Q_2)$.

Frage 5 Beschreiben Sie das Verhalten des sequenziellen Netzwerks in **Bild 1** mit Hilfe einer erweiterten Zustands-Übergangstabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit Q_0^n, Q_1^n, Q_2^n und X^n und die Spalten auf der rechten Seite der Tabelle mit Q_0^{n+1}, Q_1^{n+1}, Q_2^{n+1} und Y^n.

1) Mealy weil Ausgang y mit Eingang x abhängt

2)

3) Er sucht 1001

4a) $D_0 = X$
$D_1 = Q_0$
$D_2 = Q_1$

b) $y = X \bar{Q}_0 \bar{Q}_1 Q_2$

5)

Q_0	Q_1	Q_2	X	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	y^n
0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	1	0	0	1
0	1	0	0	0	0	1	0
0	1	0	1	1	0	1	0
0	1	1	0	0	0	1	0
0	1	1	1	1	0	1	0
1	0	0	0	0	1	0	0
1	0	0	1	1	1	0	0
1	0	1	0	0	1	0	0
1	0	1	1	1	1	0	0
1	1	0	0	0	1	1	0
1	1	0	1	1	1	1	0
1	1	1	0	0	1	1	0
1	1	1	1	1	1	1	0

→ $Q_0 = 0$; $Q_1 = 0$; $Q_2 = 1$; $X = 1$

Schaue Q_0, Q_0 ist bei D_1 deswegen $Q_1 = 0$ in Tabelle weil $D_1 = Q_0$

bei y setze ich einfach alles $y = X \bar{Q}_0 \bar{Q}_1 Q_2$ ein.

$D_0 = X$
$D_1 = Q_0$
$D_2 = Q_1$

6a)

Frage 6

a) Wie viele Knoten und Kanten muss ein vollständiges Zustands-Übergangsdiagramm zur Beschreibung des Verhaltens des sequenziellen Netzwerks in **Bild 1** aufweisen?

b) Vervollständigen Sie das Zustands-Übergangsdiagramm auf dem Lösungsblatt im Anhang zu dieser Aufgabe. Die Knoten des Diagramms sind jeweils mit den Zuständen der drei Flipflops beschriftet (von links nach rechts mit Q_0, Q_1, Q_2). Die Kanten sollen jeweils wie angedeutet beschriftet werden mit dem Wert des Eingangssignals X, das für den jeweiligen Zustandsübergang verantwortlich ist, und mit dem Wert des Ausgangsignals Y, der dabei erzeugt wird.

Frage 7

a) Warum sind die Zustände 000 und 001 nicht äquivalent?

b) Warum sind die Zustände 010 und 011 äquivalent?

c) Warum sind die Zustände 100 und 101 äquivalent?

d) Finden Sie ein drittes Paar äquivalenter Zustände.

e) Fassen Sie die drei Paare äquivalenter Zustände nach b), c) und d) zusammen und zeichnen Sie das resultierende Zustands-Übergangsdiagramm neu.

f) Finden Sie im Diagramm nach e) ein neues Paar äquivalenter Zustände, fassen Sie das Paar zu einem Zustand zusammen und zeichnen Sie das minimale Zustands-Übergangsdiagramm nochmals neu.

Abschließend soll der minimale Automat als sequenzielles Netzwerk mit JK-Flipflops realisiert werden, und zwar mit der nachfolgend gegebenen Codierung seiner vier Zustände.

ursprünglicher Automat	minimaler Automat		
Zustände	Zustand	Codierung	
		Q_A	Q_B
000	000	0	0
100, 101, 110, 111	1XX	0	1
010, 011	01X	1	0
001	001	1	1

Frage 8

a) Stellen Sie die erweiterte Zustandsübergangstabelle für das zu realisierende sequenzielle Netzwerk auf. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit q^n, $Q_A{}^n$, $Q_B{}^n$ und X^n und die Spalten auf der rechten Seite der Tabelle mit q^{n+1}, $Q_A{}^{n+1}$, $Q_B{}^{n+1}$ und Y^n. Dabei sei q^n bzw. q^{n+1} der abstrakte Ist- bzw. Folgezustand des minimalen Automaten (d.h. jeweils ein Element der Menge {000, 1XX, 01X, 001}).

b) Bestimmen Sie die Problemfunktionen für die Flipflops Q_A und Q_B in der Form, die sich am besten für JK-Flipflops eignet. Verwenden Sie dafür jeweils ein Karnaugh-Diagramm.

c) Bestimmen Sie die Eingangsfunktionen J_A, K_A, J_B und K_B der Flipflops.

d) Bestimmen Sie die Ausgangsfunktion des sequenziellen Netzwerks.

e) Zeichnen Sie einen Schaltplan des sequenziellen Netzwerks.


7a) Die beiden gehen zu 100 aber die Ausgänge sind anders deswegen ist es nicht äquivalent

b) Weil man mit 0/0 bei beiden zu 001 kommt und bei 1/0 geht man 101.

c) Weil ich mit 0/0 bei beiden zu 010 und mit 1/0 komme ich zu 110


d) 110 und 111

e)




10x weil 110 und 111 da ist am ende was anders

f)




Das zsmfassen weil mit 1/0 komme ich zu 11x und 0/0 zu 01x

zu Aufgabe 4, Frage 2



zu Aufgabe 4, Frage 6



schaue die Tabelle an wo 000 steht dann kann X=0 oder X=1 sein
schaue beides an also 0000 und 0001 in tabelle schaue was rechts ist in Tabelle
und suche es im Zeichnung 0/0 weil ich mit x=0 geschaut habe ist „links"
und das rechte ist y in Tabelle

Prüfung Rechnerarchitektur

Matthias Meyer, Hochschule Aalen, 03.02.2025

Erlaubte Hilfsmittel

- nicht kommunikationsfähige elektronische Geräte (z. B. Taschenrechner)
- Skript und Unterlagen zur Vorlesung, Übungsaufgaben, Musterlösungen
- beliebige Literatur

Hinweise

- Bearbeitungszeit 90 Minuten
- die Prüfung ist überdimensioniert, für die Note 1,0 sind keine 100% erforderlich
- jede Aufgabe auf einem neuen Blatt beginnen
- jedes Blatt rechtzeitig mit Ihrem Namen versehen
- Prüfungsaufgaben nicht beschriften und nicht abgeben (Ausnahme: Lösungsblatt)

Dieser Umdruck besteht einschließlich dieses Deckblatts und eines Lösungsblatts aus 8 Seiten.

Aufgabe 1 Einschrittige Multiplizierwerke für vorzeichenbehaftete Zahlen

Betrachtet werde ein einschrittiges (d. h. rein kombinatorisches) Multiplizierwerk *MS* (Multiply Signed, **Bild 1**), das zwei vorzeichenbehaftete, 2 Bit breite Operanden

$$a = -a_1 \cdot 2 + a_0 \quad \text{und} \quad b = -b_1 \cdot 2 + b_0$$

miteinander multipliziert. Für das 4 Bit breite Produkt p gilt entsprechend

$$p = -p_3 \cdot 2^3 + p_2 \cdot 2^2 + p_1 \cdot 2^1 + p_0.$$




Bild 1 Multiplizierwerk *MS*

Frage 1

a) Geben Sie alle Werte an, die die vorzeichenbehafteten Operanden a und b annehmen können. Geben Sie jeden Wert in dezimaler und in binärer Schreibweise an.

b) Geben Sie alle möglichen Produkte an, die *MS* erzeugen kann. Geben Sie die Produkte wieder in dezimaler und in binärer Schreibweise an.

Frage 2 Erklären Sie mit Hilfe Ihrer Antwort zu Frage 1b, warum 3 Bit für das Produkt p nicht ausreichen.

Die nachfolgende Wahrheitstafel beschreibt das Verhalten von *MS*.

Zeile	a_1	a_0	b_1	b_0	p_3	p_2	p_1	p_0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	1	1	0	0	0	0
4	0	1	0	0	0	0	0	0
5	0	1	0	1	0	0	0	1
6	0	1	1	0	1	1	1	0
7	0	1	1	1	1	1	1	1
8	1	0	0	0	0	0	0	0
9	1	0	0	1	1	1	1	0
10	1	0	1	0	0	1	0	0
11	1	0	1	1	0	0	1	0
12	1	1	0	0	0	0	0	0
13	1	1	0	1	1	1	1	1
14	1	1	1	0	0	0	1	0
15	1	1	1	1	0	0	0	1

1a) $a = -a_1 \cdot 2 + a_0$:

Binär	Rechnung	Dezimal
00	$-0 \cdot 2 + 0$	0
01	$-0 \cdot 2 + 1$	1
10	$-1 \cdot 2 + 0$	-2
11	$-1 \cdot 2 + 1$	-1

00 = 0
01 = 1
10 = -2
11 = -1

$b = -b_1 \cdot 2 + b_0$:

Binär	Rechnung	Dezimal
00	$-0 \cdot 2 + 0$	0
01	$-0 \cdot 2 + 1$	1
10	$-1 \cdot 2 + 0$	-2
11	$-1 \cdot 2 + 1$	-1


b)

a	b	Dezimal	Binär	
-2	-2	4	0100	
-2	-1	2	0010	
-2	0	0	0000	
-2	1	-2	1110	0010 = 1101 + 1 = 1110
-1	-2	2	0010	
-1	-1	1	0001	
-1	0	0	0000	
-1	1	-1	1111	0001 = 1110 + 1 = 1111
0	alles	0	0000	
1	-2	-2	1110	
1	-1	-1	1111	
1	0	0	0000	
1	1	1	0001	

2) Mit 3 Bit komme ich -4 bis 3 aber davor hatte ich $(-2) \cdot (-2) = 4$ und das ist da nicht drinnen.

Frage 3 Erklären Sie kurz den Inhalt der Zeilen 10 und 15 der Wahrheitstafel.

Frage 4 a) Geben Sie jeweils einen minimalen schaltalgebraischen Ausdruck für die Ausgänge p_3, p_2 und p_1 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0 an. Verwenden Sie dafür drei Karnaugh-Diagramme, die wie nachstehend angegeben beschriftet sind.



b) Geben Sie einen minimalen schaltalgebraischen Ausdruck für den Ausgang p_0 nach Möglichkeit ohne Karnaugh-Diagramm direkt aus der Wahrheitstafel an.

c) Warum hängt p_0 nur von a_0 und b_0 ab?

Frage 5 a) Wie viele UND-Gatter und ODER-Gatter mit jeweils wie vielen Eingängen benötigt man insgesamt, wenn man die vier minimalen schaltalgebraischen Ausdrücke nach Frage 4 direkt als kombinatorische Netzwerke realisiert?

b) Geben Sie die Länge des kritischen Pfades durch die Schaltung nach Frage 4 in Vielfachen einer Gatterlaufzeit τ an. Dabei dürfen Inverter (NICHT-Gatter) wie üblich ignoriert werden.

Nun soll das Multiplizierwerk *MS* in **Bild 1** auf eine alternative Weise realisiert werden, und zwar mit der im nachfolgenden **Bild 2** skizzierten Schaltung. Die Schaltung besteht aus vier UND-Gattern, einem Halbsubtrahierer *HS* und zwei Vollsubtrahierern *VS*.






Bild 2 Alternative Implementierung für *MS*

3) $(-2)\cdot(-1)=4$ ist 0100 einfach schauen in Tabelle bei 10 $a_1 a_0$ ist 10 und $b_1 b_0$ ist 10
$(-1)\cdot(-1)=1$ ist 0001


4a) $p_3 = a_0 \bar{a}_1 b_1 + b_0 \bar{b}_1 a_1$




$p_2 = a_0 \bar{a}_1 b_1 + b_0 \bar{b}_1 a_1 + \bar{a}_0 a_1 \bar{b}_0 b_1$



$p_1 = a_0 \bar{a}_1 b_1 + a_0 b_1 \bar{b}_0 + b_0 a_1 \bar{a}_0 + a_1 b_0 \bar{b}_1$



b) $p_0 = a_0 b_0$



c) Weil der minimalste Ausdruck a_0 b_0 ist

5a) UND: 10 stück Schaue wie viele ... + ... sind also zwischen plus

ODER: + 3 habe p_0 bis p_3 und es können nur 4 Eingänge max sein und schaue nach wo + ist bei p_0 bis p_3

b) Max 2T, schaue p_3 als erstes, da geht es als erstes zu UND Gatter dann in ODER-Gatter deswegen 2T
In p_2 geht es als erstes UND-Gatter für einzelne Terme, dann ODER-Gatter was zusammen fasst.
p_0 ist nur 1T da ist nur UND-Gatter also 1T.

Frage 6

a) Geben Sie einen schaltalgebraischen Ausdruck für den Differenzausgang d eines Vollsubtrahieres mit den Eingängen x, y und c_{in} an. Gehen Sie dabei wie üblich davon aus, dass die Werte an den Eingängen y und c_{in} vom Wert am Eingang x subtrahiert werden.

b) Formen Sie den schaltalgebraischen Ausgang für d so um, dass er nur noch Exklusiv-Oder-Verknüpfungen enthält.

c) Geben Sie einen schaltalgebraischen Ausdruck für den Übertragsausgang c_{out} eines Vollsubtrahierers mit den Eingängen x, y und c_{in} an.

d) Geben Sie einen schaltalgebraischen Ausdruck für den Differenzausgang d eines Halbsubtrahierers mit den Eingängen x und y an.

e) Geben Sie einen schaltalgebraischen Ausdruck für den Übertragsausgang c_{out} eines Halbsubtrahierers mit den Eingängen x und y an.

Frage 7

Welche Länge hat der kritische Pfad der Schaltung in **Bild 2** in Vielfachen einer Gatterlaufzeit τ? Gehen Sie dabei davon aus, dass der Halbsubtrahierer und die beiden Vollsubtrahierer so realisiert sind, dass sie die kürzest möglichen Verzögerungszeiten aufweisen.

Frage 8

a) Welche beiden Regeln muss man bei der vorzeichenbehafteten Multiplikation im Vergleich zur vorzeichenlosen Multiplikation beachten?

b) Erklären Sie, wie die Schaltung in **Bild 2** die beiden Regeln umsetzt.

Frage 9

Geben Sie für den Fall $a_{10} = -2$ und $b_{10} = 1$ (also für den Fall der Multiplikation (–2) * 1) den Wert aller in **Bild 2** eingezeichneten Signale an, d.h. den Wert der Signale $a_1, a_0, b_1, b_0, a_1b_1, a_0b_1, a_1b_0, a_0b_0, c_4, c_3, c_2, p_3, p_2, p_1, p_0$).

Frage 10

a) Entnehmen Sie **Bild 2** einen schaltalgebraischen Ausdruck für p_1 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0.

b) Zeigen Sie mit Hilfe schaltalgebraischer Umformungen, dass die schaltalgebraischen Ausdrücke für p_1 nach Frage 4a und nach Frage 10a äquivalent sind.

Frage 11

a) Entnehmen Sie **Bild 2** einen schaltalgebraischen Ausdruck für p_2 in Abhängigkeit von den Eingängen a_1, a_0, b_1 und b_0. Der Ausdruck soll Exklusiv-Oder-Verknüpfungen enthalten und nicht vereinfacht werden.

b) Zeigen Sie mit Hilfe von Karnaugh-Diagrammen, dass die schaltalgebraischen Ausdrücke für p_2 nach Frage 4a und nach Frage 11a äquivalent sind.

Hinweis: Zeichnen Sie je ein Karnaugh-Diagramm für alle mit Exklusiv-Oder verknüpften Terme. Kombinieren Sie die einzelnen Karnaugh-Diagramme dann in ein Karnaugh-Diagramm, indem Sie jeweils die Exklusiv-Oder-Verknüpfung pro Feld ausführen.

Zur Reduzierung des schaltungstechnischen Aufwands soll das Multiplizierwerk *MS* in **Bild 1** nun auf eine dritte Art realisiert werden, und zwar mit dem in der Vorlesung vorgestellten Verfahren zur einschrittigen Multiplikation vorzeichenbehafteter Zahlen.

Frage 12

a) Wenden Sie das Verfahren für das vorliegende Multiplizierwerk für 2 Bit breite Operanden an.

b) Geben Sie eine entsprechende Schaltung an.

6a)

7) Vollsubtrahierer hat immer 2T

Halbaddierer allein ist 2T sonst 1T

$p_3 = 1T + 1T + 2T + 2T = 6T$ ist der kritische Pfad

8a) 2


b) 2

9)

10a)

b)

11a) $p_2 = a_0 b_1 \textcircled{+} a_1 b_0 \textcircled{+}$

b) 

Aufgabe 2 Fließkommaarithmetik

Betrachtet werde eine einfache Codierung für vorzeichenlose Fließkommazahlen $a \cdot 2^e$ mit normierter Mantisse a und vorzeichenbehaftetem Exponenten e, die $m = 6$ Bit für die Fraction $f = a - 1$ und $k = 4$ Bit für den Exponenten mit Bias $e + B$ verwendet. Für den Bias B gelte wie üblich $B = 2^{k-1} - 1$, hier also $B = 2^{4-1} - 1 = 7$.




Bild 3 Einfaches Format für vorzeichenlose Fließkommazahlen

Beispiel: Die Dezimalzahl 3,5 wird codiert als 1000 110000

Frage 1
a) Welches ist die größte darstellbare Dezimalzahl?
b) Welches ist die kleinste darstellbare Dezimalzahl?

Frage 2 Welche Dezimalzahlen werden durch die folgenden Codierungen dargestellt? Geben Sie die Zahlen jeweils exakt als gekürzten Bruch an.

a) 0111 100000
b) 1001 111010

Führen Sie die nachfolgenden Operationen binär durch, d.h. rechnen Sie mit den binären Mantissen und Exponenten. Runden und normieren Sie die Mantissen gegebenenfalls nach den Operationen und stellen Sie das Ergebnis wieder in der beschriebenen Codierung mit 4 + 6 Bit dar.

Hinweis: Beachten Sie, dass es sich bei den Operanden der folgenden Operationen um die Zahlen aus Frage 2 handelt.

Frage 3
a) 0111 100000 + 1001 111010
b) 0111 100000 * 1001 111010

Aufgabe 3 Mikroprozessoren

Frage 1 Nennen Sie drei Beispiele für kommerzielle *Instruction Set Architectures*.

Frage 2 Warum folgte der Umstieg von 32-Bit-Prozessoren auf 64-Bit-Prozessoren hauptsächlich?

Frage 3 Warum verfügen RISC-Prozessoren typischerweise über eine größere Anzahl an Registern als CISC-Prozessoren? Nennen Sie so viele Gründe wie möglich!

Frage 4 Was versteht man unter "Little Endian"?

Frage 5 Was versteht man unter dem Begriff "Adressierungsart" oder "Adressierungsverfahren"?

m = 6 Bit k = 4 Bit B = 7

1a) e+B = 1111 = 15

e = 15 − 7 = 8 = e_{max}

e = 0 − 7 = −7 = e_{min}

Mantisse: f: 0,111111 = $\frac{63}{64}$

f = a − 1 | : a

$a = f + 1 = \frac{63}{64} + 1 = \frac{127}{64} = 1,984375$

Für größte Formel: $x_{max} = a_{max} \cdot 2^{e_{max}} = \frac{127}{64} \cdot 2^8 = 508$

b) e+B = 0000 = 0 (binär / dezimal)

e = 0 − 7 = −7

Mantisse: f: 0,000000 = 0

f = a − 1

a = f + 1 = 0 + 1 = 1

$x_{min} = a_{min} \cdot 2^{e_{min}} = 1 \cdot 2^{-7} = \frac{1}{128}$

$B = 2^{k-1} - 1$ (wenn B nicht gegeben ist)

Für größte Formel: $x_{max} = a_{max} \cdot 2^{e_{max}}$

kann ich bei Fließkomma immer nehmen

2a) e+B = 4 Bit = 0111 = 7

e−B = e = 7 − 7 = 0

f = 0,100000 = $\frac{1}{2}$

f = a − 1

a = f + 1 = 1 + $\frac{1}{2}$ = $\frac{3}{2}$

$x = \frac{3}{2} \cdot 2^0 = \frac{3}{2}$

b) e+B = 6 Bit = 1001 = 9

e = 9 − 7 = 2

zähle wo nur 1er sind

f = 0,111010 (binär) = $\frac{58}{64}$ = $\frac{29}{32}$

f = a − 1

a = f + 1 = $\frac{29}{32}$ + 1 = $\frac{61}{32}$

$x = \frac{61}{32} \cdot 2^2 = \frac{61}{8} = 7,625$

3a) z_1: 0 1 1 1 1 0 0 0 0 0

\+

z_2: 1 0 0 1 1 1 1 0 1 0

$2^{e} = e = 0$ bei a

$z_1 = f_1 = (100000) + 1 = 1{,}100000 \cdot 2^0$

$z_2 = (111010) + 1 = 1{,}111010 \cdot 2^2$

$z_1 + z_2 = 1{,}100000 \cdot 2^{0} + 1{,}111010 \cdot 2^2 =$ auf selben Exponenten bringen

$0{,}011000 \cdot 2^2 + 1{,}111010 \cdot 2^2 = 0{,}011000$

$+\ 1{,}111010$

$10{,}010010 = 1{,}001001 \cdot 2^1$ weil es nicht 10,... sein darf

ungerade = 1

gerade = 0

$e + B = 3 + 7 = 10_{10} = 1010$

Binär Bedeutung

$= 1010 \quad 001001$

$e + B = 1010 = 10$

$e = 10 - 7 = 3$


$f = a - 1 = 001001 = \frac{9}{64}$

$a = f + 1 = 1 + \frac{9}{64} = \frac{73}{64}$

$x = \frac{73}{64} \cdot 2^3 = 9{,}125$

Rückprüfung wenn ich will

b)



Mantissenrechnung

1 1 0 0 0 0 0 · 1 1 1 1 0 1 0

0 0 0 0 0 0 0 1

1 1 0 0 0 0 0 2

0 0 0 0 0 0 0 3

1 1 0 0 0 0 0

1 1 0 0 0 0 0

1 1 0 0 0 0 0

1 1 1 0 0 0 0 0

$10{,}1101110000000 \cdot 2^2$

$e = 0 + 2$ Exponenten addieren

$e = 2$

$1{,}0111011100000 \cdot 2^3$

$e + B = 3 + 7 = 10 = 1010$ (Dezimal)

$a = f + 1 = 0110111 + 1 = 0111100$

$1010 \quad 0111100$

Aufgabe 4 Sequenzielle Netzwerke

Betrachtet werde das sequenzielle Netzwerk in **Bild 1**.




Bild 1 Sequenzielles Netzwerk

Frage 1 Handelt es sich beim sequenziellen Netzwerk in **Bild 1** um die schaltungstechnische Realisierung eines Mealy-Automaten oder um die eines Moore-Automaten? Begründen Sie Ihre Antwort.

Frage 2 Vervollständigen Sie das Signal-Zeit-Diagramm auf dem Lösungsblatt im Anhang zu dieser Aufgabe. Gehen Sie dabei idealisierend davon aus, dass Gatter keine Verzögerungszeit aufweisen ($\tau = 0$) und dass der Q-Ausgang eines Flipflops unmittelbar in Folge der positiven Taktflanke schaltet.

Frage 3 Wozu dient das sequenzielle Netzwerk offensichtlich?

Frage 4 a) Entnehmen Sie dem Schaltplan in **Bild 1** die Eingangsfunktionen

$D_0 = D_0(X, Q_0, Q_1, Q_2)$,

$D_1 = D_1(X, Q_0, Q_1, Q_2)$ und

$D_2 = D_2(X, Q_0, Q_1, Q_2)$

der drei D-Flipflops Q_0, Q_1 und Q_2.

Hinweis: Die Eingangsfunktionen sind im vorliegenden Fall sehr einfach.

b) Entnehmen Sie dem Schaltplan in **Bild 1** die Ausgangsfunktion $Y = Y(X, Q_0, Q_1, Q_2)$.

Frage 5 Beschreiben Sie das Verhalten des sequenziellen Netzwerks in **Bild 1** mit Hilfe einer erweiterten Zustands-Übergangstabelle. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit Q_0^n, Q_1^n, Q_2^n und X^n und die Spalten auf der rechten Seite der Tabelle mit Q_0^{n+1}, Q_1^{n+1}, Q_2^{n+1} und Y^n.

1) Mealy - Automat weil eingang direkt mit ausgang verbunden ist.

2)

3)

4 a)

$D_0 = X$

$D_1 = Q_0$

$D_2 = Q_1$

b) $y = X \bar{Q}_0 \bar{Q}_1 Q_2$

5)

Q_0^n	Q_1^n	Q_2^n	X	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	y^n
0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	1	0	0	1
0	1	0	0	0	0	1	0
0	1	0	1	1	0	1	0
0	1	1	0	0	0	1	0
0	1	1	1	1	0	1	0
1	0	0	0	0	1	0	0
1	0	0	1	1	1	0	0
1	0	1	0	0	1	0	0
1	0	1	1	1	1	0	0
1	1	0	0	0	1	1	0
1	1	0	1	1	1	1	0
1	1	1	0	0	1	1	0
1	1	1	1	1	1	1	0

$2^4 = 16$

Bsp: 0011 = Q_2 und X ist 1 also $D_0 = X$ da ist X deswegen $Q_0 = 1$

$D_0 = X$

$D_1 = Q_0$

$D_2 = Q_1$

$y = X \bar{Q}_0 \bar{Q}_1 Q_2$ ← sobald eine 0 kommt bleibt 0

oder $y = X \bar{Q}_0 \bar{Q}_1 Q_2$ schaue einfach wo 1001 ist als $X = 1$, $\bar{Q}_0 = 0$, $\bar{Q}_1 = 0$, $Q_2 = 1$

Frage 6

a) Wie viele Knoten und Kanten muss ein vollständiges Zustands-Übergangsdiagramm zur Beschreibung des Verhaltens des sequenziellen Netzwerks in **Bild 1** aufweisen?

b) Vervollständigen Sie das Zustands-Übergangsdiagramm auf dem Lösungsblatt im Anhang zu dieser Aufgabe. Die Knoten des Diagramms sind jeweils mit den Zuständen der drei Flipflops beschriftet (von links nach rechts mit Q_0, Q_1, Q_2). Die Kanten sollen jeweils wie angedeutet beschriftet werden mit dem Wert des Eingangssignals X, das für den jeweiligen Zustandsübergang verantwortlich ist, und mit dem Wert des Ausgangsignals Y, der dabei erzeugt wird.

Frage 7

a) Warum sind die Zustände 000 und 001 nicht äquivalent?

b) Warum sind die Zustände 010 und 011 äquivalent?

c) Warum sind die Zustände 100 und 101 äquivalent?

d) Finden Sie ein drittes Paar äquivalenter Zustände.

e) Fassen Sie die drei Paare äquivalenter Zustände nach b), c) und d) zusammen und zeichnen Sie das resultierende Zustands-Übergangsdiagramm neu.

f) Finden Sie im Diagramm nach e) ein neues Paar äquivalenter Zustände, fassen Sie das Paar zu einem Zustand zusammen und zeichnen Sie das minimale Zustands-Übergangsdiagramm nochmals neu.

Abschließend soll der minimale Automat als sequenzielles Netzwerk mit JK-Flipflops realisiert werden, und zwar mit der nachfolgend gegebenen Codierung seiner vier Zustände.

ursprünglicher Automat	minimaler Automat		
Zustände	Zustand	Codierung	
		Q_A	Q_B
000	000	0	0
100, 101, 110, 111	1XX	0	1
010, 011	01X	1	0
001	001	1	1

Frage 8

a) Stellen Sie die erweiterte Zustandsübergangstabelle für das zu realisierende sequenzielle Netzwerk auf. Beschriften Sie die Spalten auf der linken Seite der Tabelle mit q^n, $Q_A{}^n$, $Q_B{}^n$ und X^n und die Spalten auf der rechten Seite der Tabelle mit q^{n+1}, $Q_A{}^{n+1}$, $Q_B{}^{n+1}$ und Y^n. Dabei sei q^n bzw. q^{n+1} der abstrakte Ist- bzw. Folgezustand des minimalen Automaten (d.h. jeweils ein Element der Menge {000, 1XX, 01X, 001}).

b) Bestimmen Sie die Problemfunktionen für die Flipflops Q_A und Q_B in der Form, die sich am besten für JK-Flipflops eignet. Verwenden Sie dafür jeweils ein Karnaugh-Diagramm.

c) Bestimmen Sie die Eingangsfunktionen J_A, K_A, J_B und K_B der Flipflops.

d) Bestimmen Sie die Ausgangsfunktion des sequenziellen Netzwerks.

e) Zeichnen Sie einen Schaltplan des sequenziellen Netzwerks.

6a) Anzahl Knoten: $2^{\text{Anzahl FFs}} = 2^3 = 8$ ($2^{\text{Anzahl FFs}}$) immer so

Anzahl Kanten: Anzahl Zustände · Anzahl Eingänge = 8 · 2 = 16 , X=0 ; X=1 des wegen 2


7a) Die gehen beide zu 100 aber ausgang ist anders

b) Weil mit 0/0 gehen die zu 001 und mit 1/0 geht es zu 101


c) mit 0/0 gehen die 010 und mit 1/0 geht zu 110


d) 110 und 111

e)



f)






8a)


q^n	a_A^n	a_B^n	x^n	q^{n+1}	a_A^{n+1}	a_B^{n+1}	y^n

zu Aufgabe 4, Frage 2



zu Aufgabe 4, Frage 6

kanten sind die Pfeile



Einfach tabelle schauen z.b 000 und x=0 oder x=1 und schaue rechts in Tabelle wo es hin geht und ../0 ist y was da steht

1100 mit 1 = 110

0100 mit 0 = 010